3.8 EDA工具的发展趋势

对65nm、45nm及以下节点的设计，芯片的功能越来越复杂，工艺尺寸日益减小，设计工程师需要更好的EDA工具，来保证芯片设计尽可能一次性成功。因而，EDA工具的发展趋势是如何解决软件与硬件之间的隔阂，设计与制造之间的隔阂。

1.支持软硬件协同设计的ESL工具

软件挑战是ESL工具发展的关键推动力。对多处理器的SoC和必须并行编程的多线程结构的要求将促使ESL工具进一步发展，来满足单一高级别模型的软硬件协同设计。而用软件来生成芯片的IP将更有效地缩短设计的周期。可以预见，支持ESL到RTL的编译和转化，甚至是直接完成ESL综合的EDA工具也将成为关注的热点。

2.支持良率设计的DFM工具

在90nm及以下工艺，光学效应开始引起设计问题和良率问题。因此除了设计规则，还需要光学仿真来分析工艺变化和分辨率增强光学接近校正的影响，从而可以发现设计规则检查（DRC）所无法发现的问题。另外，在45nm及以下工艺，将引起更多的工艺变异问题，如应力工程的变异，需要将这些工艺变异信息反标回设计阶段，帮助设计人员优化布局并最大限度地提高成品率。由此可见，必将会有更好的EDA工具出现来保证设计可制造和良率。

3.提高EDA工具本身的性能

现有的大规模SoC中包含了上亿个晶体管，使得工具支持尚有难度。通常来说，进行一次验证可能需要几天的时间，严重影响了产品的设计周期并增大了设计风险，因此有必要对于软件本身的性能和算法进行优化和改进。

总体来说，EDA的发展已经成为解决集成电路设计的重要途径。现在集成电路产业发展的主要矛盾是：芯片制造业发达和芯片设计能力的相对不足。而要推动SoC设计，就必须在设计方法和EDA设计工具上有所突破。