1.10 量子阱场效应晶体管

HEMT器件由于同样采用了肖特基势垒栅极，还是存在逻辑摆幅较小、抗噪声能力较弱、栅极漏电现象严重等问题。Intel公司一直致力于研究将现在普遍采用的硅沟道替换成某种化合物半导体材料。InP基半导体材料是以InP单晶为衬底或缓冲层而生长出的化合物半导体材料，包括InGaAs、InAlAs、InGaAsP以及GaAsSb等材料。这些材料突出的特点是材料的载流子迁移率高、种类非常丰富、带隙从0.7eV到接近2.0eV、有利于进行能带剪裁。InP基器件具有高频、低噪声、高效率、抗辐照等特点，成为毫米波电路的首选材料。InP基HEMT采用InGaAs作为沟道材料，采用InP或InAlAs作为势垒层，这种结构的载流子迁移率可达10000cm2/Vs以上。早在2007年，Intel公司就着手开展砷化铟镓（InGaAs）HEMT的研究开发工作[57],[58]，当时采用的还是标准的HEMT器件结构，即没有栅极介质层的肖特基势垒栅极，栅极漏电现象非常严重。为此，2009年Intel公司在这种HEMT场效应晶体管的栅电极和势垒层之间插入了一个高k栅介质层，并给其取名为量子阱场效应晶体管（Quantum Well FET, QW FET），如图1.19所示，极大地降低了栅极漏电流[59]。到了2010年，Intel公司将InGaAs HMET量子阱晶体管由平面结构过渡到三维FinFET结构。实验证实，这种短沟道器件加入高k栅极介质后，栅极漏电电流减少到了只有原来的千分之一，同时等效电学氧化层厚度也减少了33%，从而可以获得更快的开关速度，最终能够大大改善芯片性能[56],[60]。

从某种意义上讲，目前Intel公司所谓的量子阱场效应晶体管（QW FET）也是一种无结场效应晶体管。鉴于高迁移率CMOS技术的重大应用前景，采用高迁移率III-V族半导体材料替代应变硅沟道实现高性能CMOS的研究已经发展成为近期微电子领域的研究重点。近年来，ITRS也将高迁移率III-V族化合物材料列为新一代高性能CMOS器件的沟道解决方案之一。据Intel公司的预计及某半导体分析师的推断，Intel公司有很大可能会在其10nm或7nm CMOS技术节点启用量子阱晶体管结构，采用铟镓砷（In0.53Ga0.47As）作为N型器件二维电子气沟道材料，采用锗作为二维空穴气P型沟道材料。该公司已经在硅晶圆衬底上制造出了一个原型器件，证明新技术可以与现有硅制造工艺相融合。图1.20给出Intel公司研究量子阱场效应晶体管的技术演进图[55],[61]。

为进一步提高量子阱场效应晶体管的性能，加强器件栅控能力、增强驱动电流以及提高器件集成密度，我们提出了一种圆柱体全包围栅量子阱场效应晶体管，其器件结构如图1.21所示[62]。假设InGaAs半导体纳米线的直径为D，宽禁带InP半导体控制层厚度为d，可以通过电荷控制模型以及逐级沟道近似得到圆柱体全包围栅量子阱场效应晶体管的I-V关系。参考标准平面HEMT器件分析结果，沟道载流子浓度可以表示为[63]

其中，Vt为器件阈值电压，V（y）是沿沟道y方向的电势，它的大小取决于漏源电压。εs是InP势垒层的介电常数，Δd是修正因子。漏极电流可表示为

其中，v（E）是载流子漂移速度，与沟道电场E（y）有关，即有v（E）=μE（y），则通过直径为D的半导体纳米线的沟道电流为

如果假定载流子迁移率为常数，那么对于低Vds值，从源端到漏端（y=0→L）进行积分，就得到圆柱体全包围栅量子阱场效应晶体管的I-V特性为

如果VDS值增加，使载流子到达饱和速度，那么

其中，vsat是载流子饱和速度。V0=EsL, Es是使载流子速度到达饱和速度时的沟道中的电场强度。

相应地可求出器件的跨导为

接下来，我们来进一步确定器件阈值电压Vt。参照插入了一个高k栅介质层的量子阱HEMT器件能带图1.22，可以得出

VFB为平带电压，Vox为栅氧化层中的电压降，Vp2为宽禁带InP半导体控制层势垒弯曲量，ΔEc为InP/InGaAs异质结导带能量差。金属栅电极上的电荷面密度为QM，半导体InP势垒层的电荷面密度为QS，栅氧化层电容Cox可表示为

在栅氧化层中进行积分后，得到栅氧化层中的电压降

半导体中的电荷面密度QS等于InP半导体耗尽区中的电离施主电荷面密度QD，即

很容易得出InP宽禁带半导体控制层势垒弯曲量Vp2

最后得到

式中，Qox为栅氧化层中的固定电荷面密度，ϕms为金属栅电极与InP宽禁带半导体控制层之间的功函数差。