![Xilinx FPGA高速串行传输技术与应用](https://wfqqreader-1252317822.image.myqcloud.com/cover/749/47378749/b_47378749.jpg)
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人
1.3.2 多重相位技术
多重相位技术是实现高速串行 I/O 通信的重要技术之一。多重相位技术在时钟的不同相位对串行数据流进行采样,将串行数据流转化为并行数据输出,从而实现了低速时钟处理高速时钟的数据。图1-16为采用多重相位技术提出数据的示例图,由锁相环的多相时钟产生器输出 4 个相时钟信号,即分别在 0°、90°、180°和 270°上采样数据,最后由零相位时钟信号同步并行输出。采用多重相位提取电路,若输入的串行数据流比特率为 x,则并行输出的数据流比特率为 x/4。
![](https://epubservercos.yuewen.com/D60F04/26763620401283906/epubprivate/OEBPS/Images/26427XilinxFPGA_28_1.jpg?sign=1738916954-Q3ekRoShzlZ2I7Pw6vuwOVhjPserEJcE-0-4d95f7d63e9a98d659a85ad6197ea525)
图1-16 多重相位技术的实现示例图
在图1-16中,第一级触发器的输出 a、b、c和 d信号及并行输出数据波形如图1-17所示。
![](https://epubservercos.yuewen.com/D60F04/26763620401283906/epubprivate/OEBPS/Images/26427XilinxFPGA_29_1.jpg?sign=1738916954-TGguBAZ6iBEcGrPA78IQdyd93olfGFAz-0-4f0156b770a9b8a4f67852d815b62369)
图1-17 多重相位提取电路示例波形图
在上述多重相位提取电路示例中,相位要求等差排列,且采样时钟频率严格等于输入数据流速率的 1/4。